ASML计划在明年广泛应用High-NA EUV技术，用于生产尺寸为1.4纳米及以下的晶体管芯片。

简短内容

新的微芯片小型化阶段需要转向更先进的光刻方法。在未来两年内，行业将启动使用High‑NA EUV设备生产芯片，该设备可在一次曝光中实现至8 nm尺寸，并为1.4 nm及低于10 nm（DRAM）的工艺铺平道路。

1. High‑NA EUV的技术能力
参数 | 值
数值孔径 (NA) | 0.55
单次曝光最小尺寸 | ≤ 8 nm
可实现工艺 | 1.4 nm（集成电路），< 10 nm（DRAM）

这些特性使ASML Twinscan EXE:5200B及类似解决方案成为未来微电子技术的关键设备。

2. 主要参与者
公司 | 推广状态 | 评论
ASML | High‑NA EUV制造商 | 首批客户：Intel、Samsung、SK Hynix
TSMC | 尚未准备好大规模使用 | 单台系统成本约3.8亿美元；计划放弃1.4 nm芯片
Intel | 2023年12月引入 Twinscan EXE:5200B | 正在为14A技术及相关设备做准备
Samsung Electronics | 2023年12月获得首台扫描仪，第二台将在本半年内到位 | 计划用于Exynos 2600（2 nm）和未来的Tesla处理器
SK Hynix | 从2023年9月开始采用High‑NA EUV | 已在10 nm DRAM中使用常规EUV光刻，计划为第六代产品至少使用五层EUV
Micron Technology | 仍未确定实施时间表 |
Rapidus（日本） | 正在开发2 nm技术；计划2029年实现1.4 nm | 预计到2027年在北海道启动2 nm芯片的大规模生产

3. 经济方面
* 高‑NA EUV设备成本约为3.8亿美元。
* 转向更昂贵的设备会提高产品制造成本，最终影响消费者价格。
* 因此，TSMC、Rapidus等大型厂商保持谨慎，并计划分阶段实施。

4. 预期时间表
ASML的新型光刻扫描仪将在2027–2028年开始广泛用于先进半导体的量产。在此之前，公司将逐步调整生产线，将High‑NA EUV集成到现有工艺中。

结论
转向High‑NA EUV是实现1.4 nm及更小DRAM尺寸的关键一步。全球最大的厂商已开始准备工作，但由于高昂成本和需要适配制造链，全面部署仍需数年时间。